Yotopia
/
OCS_TMP
1
0
Fork 0
Code Issues Pull Requests Projects Releases Wiki Activity
Browse Source

添加 'ocs/topo_mapping_1005.yaml'

master
xz_ocs 3 months ago
parent
3c3c395514
commit
cf1d649dc4
1 changed files with 379 additions and 0 deletions
Whitespace
Show all changes Ignore whitespace when comparing lines Ignore changes in amount of whitespace Ignore changes in whitespace at EOL
Split View
Diff Options
Show Stats Download Patch File Download Diff File
  1. 379
      ocs/topo_mapping_1005.yaml

379
ocs/topo_mapping_1005.yaml
Unescape View File

@ -0,0 +1,379 @@ @@ -0,0 +1,379 @@
- route_name: onoc1
links:
- GPU0_L0 <-> RTMR21_L0 <-> SLOT0_L0 <-> SLOT0_L1 <-> RTMR41_L0 <-> GPU1_L0
- GPU0_L1 <-> RTMR21_L1 <-> SLOT1_L0 <-> SLOT1_L1 <-> RTMR41_L1 <-> GPU1_L1
- GPU0_L2 <-> RTMR21_L2 <-> SLOT2_L0 <-> SLOT2_L1 <-> RTMR41_L2 <-> GPU1_L2
- GPU0_L3 <-> RTMR21_L3 <-> SLOT3_L0 <-> SLOT3_L1 <-> RTMR41_L3 <-> GPU1_L3
- GPU0_L4 <-> RTMR21_L4 <-> SLOT4_L0 <-> SLOT4_L1 <-> RTMR41_L4 <-> GPU1_L4
- GPU0_L5 <-> RTMR21_L5 <-> SLOT5_L0 <-> SLOT5_L1 <-> RTMR41_L5 <-> GPU1_L5
- GPU0_L6 <-> RTMR21_L6 <-> SLOT6_L0 <-> SLOT6_L1 <-> RTMR41_L6 <-> GPU1_L6
- GPU0_L7 <-> RTMR21_L7 <-> SLOT7_L0 <-> SLOT7_L1 <-> RTMR41_L7 <-> GPU1_L7
- GPU3_L0 <-> RTMR22_L0 <-> SLOT0_L3 <-> SLOT0_L2 <-> RTMR42_L0 <-> GPU2_L0
- GPU3_L1 <-> RTMR22_L1 <-> SLOT1_L3 <-> SLOT1_L2 <-> RTMR42_L1 <-> GPU2_L1
- GPU3_L2 <-> RTMR22_L2 <-> SLOT2_L3 <-> SLOT2_L2 <-> RTMR42_L2 <-> GPU2_L2
- GPU3_L3 <-> RTMR22_L3 <-> SLOT3_L3 <-> SLOT3_L2 <-> RTMR42_L3 <-> GPU2_L3
- GPU3_L4 <-> RTMR22_L4 <-> SLOT4_L3 <-> SLOT4_L2 <-> RTMR42_L4 <-> GPU2_L4
- GPU3_L5 <-> RTMR22_L5 <-> SLOT5_L3 <-> SLOT5_L2 <-> RTMR42_L5 <-> GPU2_L5
- GPU3_L6 <-> RTMR22_L6 <-> SLOT6_L3 <-> SLOT6_L2 <-> RTMR42_L6 <-> GPU2_L6
- GPU3_L7 <-> RTMR22_L7 <-> SLOT7_L3 <-> SLOT7_L2 <-> RTMR42_L7 <-> GPU2_L7
- GPU4_L0 <-> RTMR11_L0 <-> SLOT0_L4 <-> SLOT0_L5 <-> RTMR31_L0 <-> GPU5_L0
- GPU4_L1 <-> RTMR11_L1 <-> SLOT1_L4 <-> SLOT1_L5 <-> RTMR31_L1 <-> GPU5_L1
- GPU4_L2 <-> RTMR11_L2 <-> SLOT2_L4 <-> SLOT2_L5 <-> RTMR31_L2 <-> GPU5_L2
- GPU4_L3 <-> RTMR11_L3 <-> SLOT3_L4 <-> SLOT3_L5 <-> RTMR31_L3 <-> GPU5_L3
- GPU4_L4 <-> RTMR11_L4 <-> SLOT4_L4 <-> SLOT4_L5 <-> RTMR31_L4 <-> GPU5_L4
- GPU4_L5 <-> RTMR11_L5 <-> SLOT5_L4 <-> SLOT5_L5 <-> RTMR31_L5 <-> GPU5_L5
- GPU4_L6 <-> RTMR11_L6 <-> SLOT6_L4 <-> SLOT6_L5 <-> RTMR31_L6 <-> GPU5_L6
- GPU4_L7 <-> RTMR11_L7 <-> SLOT7_L4 <-> SLOT7_L5 <-> RTMR31_L7 <-> GPU5_L7
- GPU7_L0 <-> RTMR12_L0 <-> SLOT0_L7 <-> SLOT0_L6 <-> RTMR32_L0 <-> GPU6_L0
- GPU7_L1 <-> RTMR12_L1 <-> SLOT1_L7 <-> SLOT1_L6 <-> RTMR32_L1 <-> GPU6_L1
- GPU7_L2 <-> RTMR12_L2 <-> SLOT2_L7 <-> SLOT2_L6 <-> RTMR32_L2 <-> GPU6_L2
- GPU7_L3 <-> RTMR12_L3 <-> SLOT3_L7 <-> SLOT3_L6 <-> RTMR32_L3 <-> GPU6_L3
- GPU7_L4 <-> RTMR12_L4 <-> SLOT4_L7 <-> SLOT4_L6 <-> RTMR32_L4 <-> GPU6_L4
- GPU7_L5 <-> RTMR12_L5 <-> SLOT5_L7 <-> SLOT5_L6 <-> RTMR32_L5 <-> GPU6_L5
- GPU7_L6 <-> RTMR12_L6 <-> SLOT6_L7 <-> SLOT6_L6 <-> RTMR32_L6 <-> GPU6_L6
- GPU7_L7 <-> RTMR12_L7 <-> SLOT7_L7 <-> SLOT7_L6 <-> RTMR32_L7 <-> GPU6_L7
- route_name: onoc2
links:
- GPU0_L0 <-> RTMR21_L0 <-> SLOT0_L0 <-> SLOT0_L3 <-> RTMR22_L0 <-> GPU3_L0
- GPU0_L1 <-> RTMR21_L1 <-> SLOT1_L0 <-> SLOT1_L3 <-> RTMR22_L1 <-> GPU3_L1
- GPU0_L2 <-> RTMR21_L2 <-> SLOT2_L0 <-> SLOT2_L3 <-> RTMR22_L2 <-> GPU3_L2
- GPU0_L3 <-> RTMR21_L3 <-> SLOT3_L0 <-> SLOT3_L3 <-> RTMR22_L3 <-> GPU3_L3
- GPU0_L4 <-> RTMR21_L4 <-> SLOT4_L0 <-> SLOT4_L3 <-> RTMR22_L4 <-> GPU3_L4
- GPU0_L5 <-> RTMR21_L5 <-> SLOT5_L0 <-> SLOT5_L3 <-> RTMR22_L5 <-> GPU3_L5
- GPU0_L6 <-> RTMR21_L6 <-> SLOT6_L0 <-> SLOT6_L3 <-> RTMR22_L6 <-> GPU3_L6
- GPU0_L7 <-> RTMR21_L7 <-> SLOT7_L0 <-> SLOT7_L3 <-> RTMR22_L7 <-> GPU3_L7
- GPU1_L0 <-> RTMR41_L0 <-> SLOT0_L1 <-> SLOT0_L2 <-> RTMR42_L0 <-> GPU2_L0
- GPU1_L1 <-> RTMR41_L1 <-> SLOT1_L1 <-> SLOT1_L2 <-> RTMR42_L1 <-> GPU2_L1
- GPU1_L2 <-> RTMR41_L2 <-> SLOT2_L1 <-> SLOT2_L2 <-> RTMR42_L2 <-> GPU2_L2
- GPU1_L3 <-> RTMR41_L3 <-> SLOT3_L1 <-> SLOT3_L2 <-> RTMR42_L3 <-> GPU2_L3
- GPU1_L4 <-> RTMR41_L4 <-> SLOT4_L1 <-> SLOT4_L2 <-> RTMR42_L4 <-> GPU2_L4
- GPU1_L5 <-> RTMR41_L5 <-> SLOT5_L1 <-> SLOT5_L2 <-> RTMR42_L5 <-> GPU2_L5
- GPU1_L6 <-> RTMR41_L6 <-> SLOT6_L1 <-> SLOT6_L2 <-> RTMR42_L6 <-> GPU2_L6
- GPU1_L7 <-> RTMR41_L7 <-> SLOT7_L1 <-> SLOT7_L2 <-> RTMR42_L7 <-> GPU2_L7
- GPU4_L0 <-> RTMR11_L0 <-> SLOT0_L4 <-> SLOT0_L7 <-> RTMR12_L0 <-> GPU7_L0
- GPU4_L1 <-> RTMR11_L1 <-> SLOT1_L4 <-> SLOT1_L7 <-> RTMR12_L1 <-> GPU7_L1
- GPU4_L2 <-> RTMR11_L2 <-> SLOT2_L4 <-> SLOT2_L7 <-> RTMR12_L2 <-> GPU7_L2
- GPU4_L3 <-> RTMR11_L3 <-> SLOT3_L4 <-> SLOT3_L7 <-> RTMR12_L3 <-> GPU7_L3
- GPU4_L4 <-> RTMR11_L4 <-> SLOT4_L4 <-> SLOT4_L7 <-> RTMR12_L4 <-> GPU7_L4
- GPU4_L5 <-> RTMR11_L5 <-> SLOT5_L4 <-> SLOT5_L7 <-> RTMR12_L5 <-> GPU7_L5
- GPU4_L6 <-> RTMR11_L6 <-> SLOT6_L4 <-> SLOT6_L7 <-> RTMR12_L6 <-> GPU7_L6
- GPU4_L7 <-> RTMR11_L7 <-> SLOT7_L4 <-> SLOT7_L7 <-> RTMR12_L7 <-> GPU7_L7
- GPU5_L0 <-> RTMR31_L0 <-> SLOT0_L5 <-> SLOT0_L6 <-> RTMR32_L0 <-> GPU6_L0
- GPU5_L1 <-> RTMR31_L1 <-> SLOT1_L5 <-> SLOT1_L6 <-> RTMR32_L1 <-> GPU6_L1
- GPU5_L2 <-> RTMR31_L2 <-> SLOT2_L5 <-> SLOT2_L6 <-> RTMR32_L2 <-> GPU6_L2
- GPU5_L3 <-> RTMR31_L3 <-> SLOT3_L5 <-> SLOT3_L6 <-> RTMR32_L3 <-> GPU6_L3
- GPU5_L4 <-> RTMR31_L4 <-> SLOT4_L5 <-> SLOT4_L6 <-> RTMR32_L4 <-> GPU6_L4
- GPU5_L5 <-> RTMR31_L5 <-> SLOT5_L5 <-> SLOT5_L6 <-> RTMR32_L5 <-> GPU6_L5
- GPU5_L6 <-> RTMR31_L6 <-> SLOT6_L5 <-> SLOT6_L6 <-> RTMR32_L6 <-> GPU6_L6
- GPU5_L7 <-> RTMR31_L7 <-> SLOT7_L5 <-> SLOT7_L6 <-> RTMR32_L7 <-> GPU6_L7
- route_name: onoc3
links:
- GPU0_L0 <-> RTMR21_L0 <-> SLOT0_L0 <-> SLOT0_L7 <-> RTMR12_L0 <-> GPU7_L0
- GPU0_L1 <-> RTMR21_L1 <-> SLOT1_L0 <-> SLOT1_L7 <-> RTMR12_L1 <-> GPU7_L1
- GPU0_L2 <-> RTMR21_L2 <-> SLOT2_L0 <-> SLOT2_L7 <-> RTMR12_L2 <-> GPU7_L2
- GPU0_L3 <-> RTMR21_L3 <-> SLOT3_L0 <-> SLOT3_L7 <-> RTMR12_L3 <-> GPU7_L3
- GPU0_L4 <-> RTMR21_L4 <-> SLOT4_L0 <-> SLOT4_L7 <-> RTMR12_L4 <-> GPU7_L4
- GPU0_L5 <-> RTMR21_L5 <-> SLOT5_L0 <-> SLOT5_L7 <-> RTMR12_L5 <-> GPU7_L5
- GPU0_L6 <-> RTMR21_L6 <-> SLOT6_L0 <-> SLOT6_L7 <-> RTMR12_L6 <-> GPU7_L6
- GPU0_L7 <-> RTMR21_L7 <-> SLOT7_L0 <-> SLOT7_L7 <-> RTMR12_L7 <-> GPU7_L7
- GPU1_L0 <-> RTMR41_L0 <-> SLOT0_L1 <-> SLOT0_L6 <-> RTMR32_L0 <-> GPU6_L0
- GPU1_L1 <-> RTMR41_L1 <-> SLOT1_L1 <-> SLOT1_L6 <-> RTMR32_L1 <-> GPU6_L1
- GPU1_L2 <-> RTMR41_L2 <-> SLOT2_L1 <-> SLOT2_L6 <-> RTMR32_L2 <-> GPU6_L2
- GPU1_L3 <-> RTMR41_L3 <-> SLOT3_L1 <-> SLOT3_L6 <-> RTMR32_L3 <-> GPU6_L3
- GPU1_L4 <-> RTMR41_L4 <-> SLOT4_L1 <-> SLOT4_L6 <-> RTMR32_L4 <-> GPU6_L4
- GPU1_L5 <-> RTMR41_L5 <-> SLOT5_L1 <-> SLOT5_L6 <-> RTMR32_L5 <-> GPU6_L5
- GPU1_L6 <-> RTMR41_L6 <-> SLOT6_L1 <-> SLOT6_L6 <-> RTMR32_L6 <-> GPU6_L6
- GPU1_L7 <-> RTMR41_L7 <-> SLOT7_L1 <-> SLOT7_L6 <-> RTMR32_L7 <-> GPU6_L7
- GPU4_L0 <-> RTMR11_L0 <-> SLOT0_L4 <-> SLOT0_L3 <-> RTMR22_L0 <-> GPU3_L0
- GPU4_L1 <-> RTMR11_L1 <-> SLOT1_L4 <-> SLOT1_L3 <-> RTMR22_L1 <-> GPU3_L1
- GPU4_L2 <-> RTMR11_L2 <-> SLOT2_L4 <-> SLOT2_L3 <-> RTMR22_L2 <-> GPU3_L2
- GPU4_L3 <-> RTMR11_L3 <-> SLOT3_L4 <-> SLOT3_L3 <-> RTMR22_L3 <-> GPU3_L3
- GPU4_L4 <-> RTMR11_L4 <-> SLOT4_L4 <-> SLOT4_L3 <-> RTMR22_L4 <-> GPU3_L4
- GPU4_L5 <-> RTMR11_L5 <-> SLOT5_L4 <-> SLOT5_L3 <-> RTMR22_L5 <-> GPU3_L5
- GPU4_L6 <-> RTMR11_L6 <-> SLOT6_L4 <-> SLOT6_L3 <-> RTMR22_L6 <-> GPU3_L6
- GPU4_L7 <-> RTMR11_L7 <-> SLOT7_L4 <-> SLOT7_L3 <-> RTMR22_L7 <-> GPU3_L7
- GPU2_L0 <-> RTMR42_L0 <-> SLOT0_L2 <-> SLOT0_L5 <-> RTMR31_L0 <-> GPU5_L0
- GPU2_L1 <-> RTMR42_L1 <-> SLOT1_L2 <-> SLOT1_L5 <-> RTMR31_L1 <-> GPU5_L1
- GPU2_L2 <-> RTMR42_L2 <-> SLOT2_L2 <-> SLOT2_L5 <-> RTMR31_L2 <-> GPU5_L2
- GPU2_L3 <-> RTMR42_L3 <-> SLOT3_L2 <-> SLOT3_L5 <-> RTMR31_L3 <-> GPU5_L3
- GPU2_L4 <-> RTMR42_L4 <-> SLOT4_L2 <-> SLOT4_L5 <-> RTMR31_L4 <-> GPU5_L4
- GPU2_L5 <-> RTMR42_L5 <-> SLOT5_L2 <-> SLOT5_L5 <-> RTMR31_L5 <-> GPU5_L5
- GPU2_L6 <-> RTMR42_L6 <-> SLOT6_L2 <-> SLOT6_L5 <-> RTMR31_L6 <-> GPU5_L6
- GPU2_L7 <-> RTMR42_L7 <-> SLOT7_L2 <-> SLOT7_L5 <-> RTMR31_L7 <-> GPU5_L7
- route_name: onoc4
links:
- GPU0_L0 <-> RTMR21_L0 <-> SLOT0_L0 <-> SLOT0_L2 <-> RTMR42_L0 <-> GPU2_L0
- GPU0_L1 <-> RTMR21_L1 <-> SLOT1_L0 <-> SLOT1_L2 <-> RTMR42_L1 <-> GPU2_L1
- GPU0_L2 <-> RTMR21_L2 <-> SLOT2_L0 <-> SLOT2_L2 <-> RTMR42_L2 <-> GPU2_L2
- GPU0_L3 <-> RTMR21_L3 <-> SLOT3_L0 <-> SLOT3_L2 <-> RTMR42_L3 <-> GPU2_L3
- GPU0_L4 <-> RTMR21_L4 <-> SLOT4_L0 <-> SLOT4_L2 <-> RTMR42_L4 <-> GPU2_L4
- GPU0_L5 <-> RTMR21_L5 <-> SLOT5_L0 <-> SLOT5_L2 <-> RTMR42_L5 <-> GPU2_L5
- GPU0_L6 <-> RTMR21_L6 <-> SLOT6_L0 <-> SLOT6_L2 <-> RTMR42_L6 <-> GPU2_L6
- GPU0_L7 <-> RTMR21_L7 <-> SLOT7_L0 <-> SLOT7_L2 <-> RTMR42_L7 <-> GPU2_L7
- GPU3_L0 <-> RTMR22_L0 <-> SLOT0_L3 <-> SLOT0_L1 <-> RTMR41_L0 <-> GPU1_L0
- GPU3_L1 <-> RTMR22_L1 <-> SLOT1_L3 <-> SLOT1_L1 <-> RTMR41_L1 <-> GPU1_L1
- GPU3_L2 <-> RTMR22_L2 <-> SLOT2_L3 <-> SLOT2_L1 <-> RTMR41_L2 <-> GPU1_L2
- GPU3_L3 <-> RTMR22_L3 <-> SLOT3_L3 <-> SLOT3_L1 <-> RTMR41_L3 <-> GPU1_L3
- GPU3_L4 <-> RTMR22_L4 <-> SLOT4_L3 <-> SLOT4_L1 <-> RTMR41_L4 <-> GPU1_L4
- GPU3_L5 <-> RTMR22_L5 <-> SLOT5_L3 <-> SLOT5_L1 <-> RTMR41_L5 <-> GPU1_L5
- GPU3_L6 <-> RTMR22_L6 <-> SLOT6_L3 <-> SLOT6_L1 <-> RTMR41_L6 <-> GPU1_L6
- GPU3_L7 <-> RTMR22_L7 <-> SLOT7_L3 <-> SLOT7_L1 <-> RTMR41_L7 <-> GPU1_L7
- GPU4_L0 <-> RTMR11_L0 <-> SLOT0_L4 <-> SLOT0_L6 <-> RTMR32_L0 <-> GPU6_L0
- GPU4_L1 <-> RTMR11_L1 <-> SLOT1_L4 <-> SLOT1_L6 <-> RTMR32_L1 <-> GPU6_L1
- GPU4_L2 <-> RTMR11_L2 <-> SLOT2_L4 <-> SLOT2_L6 <-> RTMR32_L2 <-> GPU6_L2
- GPU4_L3 <-> RTMR11_L3 <-> SLOT3_L4 <-> SLOT3_L6 <-> RTMR32_L3 <-> GPU6_L3
- GPU4_L4 <-> RTMR11_L4 <-> SLOT4_L4 <-> SLOT4_L6 <-> RTMR32_L4 <-> GPU6_L4
- GPU4_L5 <-> RTMR11_L5 <-> SLOT5_L4 <-> SLOT5_L6 <-> RTMR32_L5 <-> GPU6_L5
- GPU4_L6 <-> RTMR11_L6 <-> SLOT6_L4 <-> SLOT6_L6 <-> RTMR32_L6 <-> GPU6_L6
- GPU4_L7 <-> RTMR11_L7 <-> SLOT7_L4 <-> SLOT7_L6 <-> RTMR32_L7 <-> GPU6_L7
- GPU7_L0 <-> RTMR12_L0 <-> SLOT0_L7 <-> SLOT0_L5 <-> RTMR31_L0 <-> GPU5_L0
- GPU7_L1 <-> RTMR12_L1 <-> SLOT1_L7 <-> SLOT1_L5 <-> RTMR31_L1 <-> GPU5_L1
- GPU7_L2 <-> RTMR12_L2 <-> SLOT2_L7 <-> SLOT2_L5 <-> RTMR31_L2 <-> GPU5_L2
- GPU7_L3 <-> RTMR12_L3 <-> SLOT3_L7 <-> SLOT3_L5 <-> RTMR31_L3 <-> GPU5_L3
- GPU7_L4 <-> RTMR12_L4 <-> SLOT4_L7 <-> SLOT4_L5 <-> RTMR31_L4 <-> GPU5_L4
- GPU7_L5 <-> RTMR12_L5 <-> SLOT5_L7 <-> SLOT5_L5 <-> RTMR31_L5 <-> GPU5_L5
- GPU7_L6 <-> RTMR12_L6 <-> SLOT6_L7 <-> SLOT6_L5 <-> RTMR31_L6 <-> GPU5_L6
- GPU7_L7 <-> RTMR12_L7 <-> SLOT7_L7 <-> SLOT7_L5 <-> RTMR31_L7 <-> GPU5_L7
- route_name: onoc5
links:
- GPU0_L0 <-> RTMR21_L0 <-> SLOT0_L0 <-> SLOT0_L5 <-> RTMR31_L0 <-> GPU5_L0
- GPU0_L1 <-> RTMR21_L1 <-> SLOT1_L0 <-> SLOT1_L5 <-> RTMR31_L1 <-> GPU5_L1
- GPU0_L2 <-> RTMR21_L2 <-> SLOT2_L0 <-> SLOT2_L5 <-> RTMR31_L2 <-> GPU5_L2
- GPU0_L3 <-> RTMR21_L3 <-> SLOT3_L0 <-> SLOT3_L5 <-> RTMR31_L3 <-> GPU5_L3
- GPU0_L4 <-> RTMR21_L4 <-> SLOT4_L0 <-> SLOT4_L5 <-> RTMR31_L4 <-> GPU5_L4
- GPU0_L5 <-> RTMR21_L5 <-> SLOT5_L0 <-> SLOT5_L5 <-> RTMR31_L5 <-> GPU5_L5
- GPU0_L6 <-> RTMR21_L6 <-> SLOT6_L0 <-> SLOT6_L5 <-> RTMR31_L6 <-> GPU5_L6
- GPU0_L7 <-> RTMR21_L7 <-> SLOT7_L0 <-> SLOT7_L5 <-> RTMR31_L7 <-> GPU5_L7
- GPU3_L0 <-> RTMR22_L0 <-> SLOT0_L3 <-> SLOT0_L6 <-> RTMR32_L0 <-> GPU6_L0
- GPU3_L1 <-> RTMR22_L1 <-> SLOT1_L3 <-> SLOT1_L6 <-> RTMR32_L1 <-> GPU6_L1
- GPU3_L2 <-> RTMR22_L2 <-> SLOT2_L3 <-> SLOT2_L6 <-> RTMR32_L2 <-> GPU6_L2
- GPU3_L3 <-> RTMR22_L3 <-> SLOT3_L3 <-> SLOT3_L6 <-> RTMR32_L3 <-> GPU6_L3
- GPU3_L4 <-> RTMR22_L4 <-> SLOT4_L3 <-> SLOT4_L6 <-> RTMR32_L4 <-> GPU6_L4
- GPU3_L5 <-> RTMR22_L5 <-> SLOT5_L3 <-> SLOT5_L6 <-> RTMR32_L5 <-> GPU6_L5
- GPU3_L6 <-> RTMR22_L6 <-> SLOT6_L3 <-> SLOT6_L6 <-> RTMR32_L6 <-> GPU6_L6
- GPU3_L7 <-> RTMR22_L7 <-> SLOT7_L3 <-> SLOT7_L6 <-> RTMR32_L7 <-> GPU6_L7
- GPU4_L0 <-> RTMR11_L0 <-> SLOT0_L4 <-> SLOT0_L1 <-> RTMR41_L0 <-> GPU1_L0
- GPU4_L1 <-> RTMR11_L1 <-> SLOT1_L4 <-> SLOT1_L1 <-> RTMR41_L1 <-> GPU1_L1
- GPU4_L2 <-> RTMR11_L2 <-> SLOT2_L4 <-> SLOT2_L1 <-> RTMR41_L2 <-> GPU1_L2
- GPU4_L3 <-> RTMR11_L3 <-> SLOT3_L4 <-> SLOT3_L1 <-> RTMR41_L3 <-> GPU1_L3
- GPU4_L4 <-> RTMR11_L4 <-> SLOT4_L4 <-> SLOT4_L1 <-> RTMR41_L4 <-> GPU1_L4
- GPU4_L5 <-> RTMR11_L5 <-> SLOT5_L4 <-> SLOT5_L1 <-> RTMR41_L5 <-> GPU1_L5
- GPU4_L6 <-> RTMR11_L6 <-> SLOT6_L4 <-> SLOT6_L1 <-> RTMR41_L6 <-> GPU1_L6
- GPU4_L7 <-> RTMR11_L7 <-> SLOT7_L4 <-> SLOT7_L1 <-> RTMR41_L7 <-> GPU1_L7
- GPU7_L0 <-> RTMR12_L0 <-> SLOT0_L7 <-> SLOT0_L2 <-> RTMR42_L0 <-> GPU2_L0
- GPU7_L1 <-> RTMR12_L1 <-> SLOT1_L7 <-> SLOT1_L2 <-> RTMR42_L1 <-> GPU2_L1
- GPU7_L2 <-> RTMR12_L2 <-> SLOT2_L7 <-> SLOT2_L2 <-> RTMR42_L2 <-> GPU2_L2
- GPU7_L3 <-> RTMR12_L3 <-> SLOT3_L7 <-> SLOT3_L2 <-> RTMR42_L3 <-> GPU2_L3
- GPU7_L4 <-> RTMR12_L4 <-> SLOT4_L7 <-> SLOT4_L2 <-> RTMR42_L4 <-> GPU2_L4
- GPU7_L5 <-> RTMR12_L5 <-> SLOT5_L7 <-> SLOT5_L2 <-> RTMR42_L5 <-> GPU2_L5
- GPU7_L6 <-> RTMR12_L6 <-> SLOT6_L7 <-> SLOT6_L2 <-> RTMR42_L6 <-> GPU2_L6
- GPU7_L7 <-> RTMR12_L7 <-> SLOT7_L7 <-> SLOT7_L2 <-> RTMR42_L7 <-> GPU2_L7
- route_name: onoc6
links:
- GPU0_L0 <-> RTMR21_L0 <-> SLOT0_L0 <-> SLOT0_L6 <-> RTMR32_L0 <-> GPU6_L0
- GPU0_L1 <-> RTMR21_L1 <-> SLOT1_L0 <-> SLOT1_L6 <-> RTMR32_L1 <-> GPU6_L1
- GPU0_L2 <-> RTMR21_L2 <-> SLOT2_L0 <-> SLOT2_L6 <-> RTMR32_L2 <-> GPU6_L2
- GPU0_L3 <-> RTMR21_L3 <-> SLOT3_L0 <-> SLOT3_L6 <-> RTMR32_L3 <-> GPU6_L3
- GPU0_L4 <-> RTMR21_L4 <-> SLOT4_L0 <-> SLOT4_L6 <-> RTMR32_L4 <-> GPU6_L4
- GPU0_L5 <-> RTMR21_L5 <-> SLOT5_L0 <-> SLOT5_L6 <-> RTMR32_L5 <-> GPU6_L5
- GPU0_L6 <-> RTMR21_L6 <-> SLOT6_L0 <-> SLOT6_L6 <-> RTMR32_L6 <-> GPU6_L6
- GPU0_L7 <-> RTMR21_L7 <-> SLOT7_L0 <-> SLOT7_L6 <-> RTMR32_L7 <-> GPU6_L7
- GPU3_L0 <-> RTMR22_L0 <-> SLOT0_L3 <-> SLOT0_L5 <-> RTMR31_L0 <-> GPU5_L0
- GPU3_L1 <-> RTMR22_L1 <-> SLOT1_L3 <-> SLOT1_L5 <-> RTMR31_L1 <-> GPU5_L1
- GPU3_L2 <-> RTMR22_L2 <-> SLOT2_L3 <-> SLOT2_L5 <-> RTMR31_L2 <-> GPU5_L2
- GPU3_L3 <-> RTMR22_L3 <-> SLOT3_L3 <-> SLOT3_L5 <-> RTMR31_L3 <-> GPU5_L3
- GPU3_L4 <-> RTMR22_L4 <-> SLOT4_L3 <-> SLOT4_L5 <-> RTMR31_L4 <-> GPU5_L4
- GPU3_L5 <-> RTMR22_L5 <-> SLOT5_L3 <-> SLOT5_L5 <-> RTMR31_L5 <-> GPU5_L5
- GPU3_L6 <-> RTMR22_L6 <-> SLOT6_L3 <-> SLOT6_L5 <-> RTMR31_L6 <-> GPU5_L6
- GPU3_L7 <-> RTMR22_L7 <-> SLOT7_L3 <-> SLOT7_L5 <-> RTMR31_L7 <-> GPU5_L7
- GPU4_L0 <-> RTMR11_L0 <-> SLOT0_L4 <-> SLOT0_L2 <-> RTMR42_L0 <-> GPU2_L0
- GPU4_L1 <-> RTMR11_L1 <-> SLOT1_L4 <-> SLOT1_L2 <-> RTMR42_L1 <-> GPU2_L1
- GPU4_L2 <-> RTMR11_L2 <-> SLOT2_L4 <-> SLOT2_L2 <-> RTMR42_L2 <-> GPU2_L2
- GPU4_L3 <-> RTMR11_L3 <-> SLOT3_L4 <-> SLOT3_L2 <-> RTMR42_L3 <-> GPU2_L3
- GPU4_L4 <-> RTMR11_L4 <-> SLOT4_L4 <-> SLOT4_L2 <-> RTMR42_L4 <-> GPU2_L4
- GPU4_L5 <-> RTMR11_L5 <-> SLOT5_L4 <-> SLOT5_L2 <-> RTMR42_L5 <-> GPU2_L5
- GPU4_L6 <-> RTMR11_L6 <-> SLOT6_L4 <-> SLOT6_L2 <-> RTMR42_L6 <-> GPU2_L6
- GPU4_L7 <-> RTMR11_L7 <-> SLOT7_L4 <-> SLOT7_L2 <-> RTMR42_L7 <-> GPU2_L7
- GPU7_L0 <-> RTMR12_L0 <-> SLOT0_L7 <-> SLOT0_L1 <-> RTMR41_L0 <-> GPU1_L0
- GPU7_L1 <-> RTMR12_L1 <-> SLOT1_L7 <-> SLOT1_L1 <-> RTMR41_L1 <-> GPU1_L1
- GPU7_L2 <-> RTMR12_L2 <-> SLOT2_L7 <-> SLOT2_L1 <-> RTMR41_L2 <-> GPU1_L2
- GPU7_L3 <-> RTMR12_L3 <-> SLOT3_L7 <-> SLOT3_L1 <-> RTMR41_L3 <-> GPU1_L3
- GPU7_L4 <-> RTMR12_L4 <-> SLOT4_L7 <-> SLOT4_L1 <-> RTMR41_L4 <-> GPU1_L4
- GPU7_L5 <-> RTMR12_L5 <-> SLOT5_L7 <-> SLOT5_L1 <-> RTMR41_L5 <-> GPU1_L5
- GPU7_L6 <-> RTMR12_L6 <-> SLOT6_L7 <-> SLOT6_L1 <-> RTMR41_L6 <-> GPU1_L6
- GPU7_L7 <-> RTMR12_L7 <-> SLOT7_L7 <-> SLOT7_L1 <-> RTMR41_L7 <-> GPU1_L7
- route_name: onoc7
links:
- GPU0_L0 <-> RTMR21_L0 <-> SLOT0_L0 <-> SLOT0_L4 <-> RTMR11_L0 <-> GPU4_L0
- GPU0_L1 <-> RTMR21_L1 <-> SLOT1_L0 <-> SLOT1_L4 <-> RTMR11_L1 <-> GPU4_L1
- GPU0_L2 <-> RTMR21_L2 <-> SLOT2_L0 <-> SLOT2_L4 <-> RTMR11_L2 <-> GPU4_L2
- GPU0_L3 <-> RTMR21_L3 <-> SLOT3_L0 <-> SLOT3_L4 <-> RTMR11_L3 <-> GPU4_L3
- GPU0_L4 <-> RTMR21_L4 <-> SLOT4_L0 <-> SLOT4_L4 <-> RTMR11_L4 <-> GPU4_L4
- GPU0_L5 <-> RTMR21_L5 <-> SLOT5_L0 <-> SLOT5_L4 <-> RTMR11_L5 <-> GPU4_L5
- GPU0_L6 <-> RTMR21_L6 <-> SLOT6_L0 <-> SLOT6_L4 <-> RTMR11_L6 <-> GPU4_L6
- GPU0_L7 <-> RTMR21_L7 <-> SLOT7_L0 <-> SLOT7_L4 <-> RTMR11_L7 <-> GPU4_L7
- GPU3_L0 <-> RTMR22_L0 <-> SLOT0_L3 <-> SLOT0_L7 <-> RTMR12_L0 <-> GPU7_L0
- GPU3_L1 <-> RTMR22_L1 <-> SLOT1_L3 <-> SLOT1_L7 <-> RTMR12_L1 <-> GPU7_L1
- GPU3_L2 <-> RTMR22_L2 <-> SLOT2_L3 <-> SLOT2_L7 <-> RTMR12_L2 <-> GPU7_L2
- GPU3_L3 <-> RTMR22_L3 <-> SLOT3_L3 <-> SLOT3_L7 <-> RTMR12_L3 <-> GPU7_L3
- GPU3_L4 <-> RTMR22_L4 <-> SLOT4_L3 <-> SLOT4_L7 <-> RTMR12_L4 <-> GPU7_L4
- GPU3_L5 <-> RTMR22_L5 <-> SLOT5_L3 <-> SLOT5_L7 <-> RTMR12_L5 <-> GPU7_L5
- GPU3_L6 <-> RTMR22_L6 <-> SLOT6_L3 <-> SLOT6_L7 <-> RTMR12_L6 <-> GPU7_L6
- GPU3_L7 <-> RTMR22_L7 <-> SLOT7_L3 <-> SLOT7_L7 <-> RTMR12_L7 <-> GPU7_L7
- GPU1_L0 <-> RTMR41_L0 <-> SLOT0_L1 <-> SLOT0_L5 <-> RTMR31_L0 <-> GPU5_L0
- GPU1_L1 <-> RTMR41_L1 <-> SLOT1_L1 <-> SLOT1_L5 <-> RTMR31_L1 <-> GPU5_L1
- GPU1_L2 <-> RTMR41_L2 <-> SLOT2_L1 <-> SLOT2_L5 <-> RTMR31_L2 <-> GPU5_L2
- GPU1_L3 <-> RTMR41_L3 <-> SLOT3_L1 <-> SLOT3_L5 <-> RTMR31_L3 <-> GPU5_L3
- GPU1_L4 <-> RTMR41_L4 <-> SLOT4_L1 <-> SLOT4_L5 <-> RTMR31_L4 <-> GPU5_L4
- GPU1_L5 <-> RTMR41_L5 <-> SLOT5_L1 <-> SLOT5_L5 <-> RTMR31_L5 <-> GPU5_L5
- GPU1_L6 <-> RTMR41_L6 <-> SLOT6_L1 <-> SLOT6_L5 <-> RTMR31_L6 <-> GPU5_L6
- GPU1_L7 <-> RTMR41_L7 <-> SLOT7_L1 <-> SLOT7_L5 <-> RTMR31_L7 <-> GPU5_L7
- GPU2_L0 <-> RTMR42_L0 <-> SLOT0_L2 <-> SLOT0_L6 <-> RTMR32_L0 <-> GPU6_L0
- GPU2_L1 <-> RTMR42_L1 <-> SLOT1_L2 <-> SLOT1_L6 <-> RTMR32_L1 <-> GPU6_L1
- GPU2_L2 <-> RTMR42_L2 <-> SLOT2_L2 <-> SLOT2_L6 <-> RTMR32_L2 <-> GPU6_L2
- GPU2_L3 <-> RTMR42_L3 <-> SLOT3_L2 <-> SLOT3_L6 <-> RTMR32_L3 <-> GPU6_L3
- GPU2_L4 <-> RTMR42_L4 <-> SLOT4_L2 <-> SLOT4_L6 <-> RTMR32_L4 <-> GPU6_L4
- GPU2_L5 <-> RTMR42_L5 <-> SLOT5_L2 <-> SLOT5_L6 <-> RTMR32_L5 <-> GPU6_L5
- GPU2_L6 <-> RTMR42_L6 <-> SLOT6_L2 <-> SLOT6_L6 <-> RTMR32_L6 <-> GPU6_L6
- GPU2_L7 <-> RTMR42_L7 <-> SLOT7_L2 <-> SLOT7_L6 <-> RTMR32_L7 <-> GPU6_L7
- route_name: oneta
links:
- GPU4_L0 <-> RTMR11_L0 <-> SLOT0_L4 <-> SLOT0_L4 <-> RTMR11_L0 <-> GPU4_L0
- GPU4_L1 <-> RTMR11_L1 <-> SLOT1_L4 <-> SLOT1_L4 <-> RTMR11_L1 <-> GPU4_L1
- GPU4_L2 <-> RTMR11_L2 <-> SLOT2_L4 <-> SLOT2_L4 <-> RTMR11_L2 <-> GPU4_L2
- GPU4_L3 <-> RTMR11_L3 <-> SLOT3_L4 <-> SLOT3_L4 <-> RTMR11_L3 <-> GPU4_L3
- GPU4_L4 <-> RTMR11_L4 <-> SLOT4_L4 <-> SLOT4_L4 <-> RTMR11_L4 <-> GPU4_L4
- GPU4_L5 <-> RTMR11_L5 <-> SLOT5_L4 <-> SLOT5_L4 <-> RTMR11_L5 <-> GPU4_L5
- GPU4_L6 <-> RTMR11_L6 <-> SLOT6_L4 <-> SLOT6_L4 <-> RTMR11_L6 <-> GPU4_L6
- GPU4_L7 <-> RTMR11_L7 <-> SLOT7_L4 <-> SLOT7_L4 <-> RTMR11_L7 <-> GPU4_L7
- GPU7_L0 <-> RTMR12_L0 <-> SLOT0_L7 <-> SLOT0_L7 <-> RTMR12_L0 <-> GPU7_L0
- GPU7_L1 <-> RTMR12_L1 <-> SLOT1_L7 <-> SLOT1_L7 <-> RTMR12_L1 <-> GPU7_L1
- GPU7_L2 <-> RTMR12_L2 <-> SLOT2_L7 <-> SLOT2_L7 <-> RTMR12_L2 <-> GPU7_L2
- GPU7_L3 <-> RTMR12_L3 <-> SLOT3_L7 <-> SLOT3_L7 <-> RTMR12_L3 <-> GPU7_L3
- GPU7_L4 <-> RTMR12_L4 <-> SLOT4_L7 <-> SLOT4_L7 <-> RTMR12_L4 <-> GPU7_L4
- GPU7_L5 <-> RTMR12_L5 <-> SLOT5_L7 <-> SLOT5_L7 <-> RTMR12_L5 <-> GPU7_L5
- GPU7_L6 <-> RTMR12_L6 <-> SLOT6_L7 <-> SLOT6_L7 <-> RTMR12_L6 <-> GPU7_L6
- GPU7_L7 <-> RTMR12_L7 <-> SLOT7_L7 <-> SLOT7_L7 <-> RTMR12_L7 <-> GPU7_L7
- GPU0_L0 <-> RTMR21_L0 <-> SLOT0_L0 <-> SLOT0_L0 <-> RTMR21_L0 <-> GPU0_L0
- GPU0_L1 <-> RTMR21_L1 <-> SLOT1_L0 <-> SLOT1_L0 <-> RTMR21_L1 <-> GPU0_L1
- GPU0_L2 <-> RTMR21_L2 <-> SLOT2_L0 <-> SLOT2_L0 <-> RTMR21_L2 <-> GPU0_L2
- GPU0_L3 <-> RTMR21_L3 <-> SLOT3_L0 <-> SLOT3_L0 <-> RTMR21_L3 <-> GPU0_L3
- GPU0_L4 <-> RTMR21_L4 <-> SLOT4_L0 <-> SLOT4_L0 <-> RTMR21_L4 <-> GPU0_L4
- GPU0_L5 <-> RTMR21_L5 <-> SLOT5_L0 <-> SLOT5_L0 <-> RTMR21_L5 <-> GPU0_L5
- GPU0_L6 <-> RTMR21_L6 <-> SLOT6_L0 <-> SLOT6_L0 <-> RTMR21_L6 <-> GPU0_L6
- GPU0_L7 <-> RTMR21_L7 <-> SLOT7_L0 <-> SLOT7_L0 <-> RTMR21_L7 <-> GPU0_L7
- GPU3_L0 <-> RTMR22_L0 <-> SLOT0_L3 <-> SLOT0_L3 <-> RTMR22_L0 <-> GPU3_L0
- GPU3_L1 <-> RTMR22_L1 <-> SLOT1_L3 <-> SLOT1_L3 <-> RTMR22_L1 <-> GPU3_L1
- GPU3_L2 <-> RTMR22_L2 <-> SLOT2_L3 <-> SLOT2_L3 <-> RTMR22_L2 <-> GPU3_L2
- GPU3_L3 <-> RTMR22_L3 <-> SLOT3_L3 <-> SLOT3_L3 <-> RTMR22_L3 <-> GPU3_L3
- GPU3_L4 <-> RTMR22_L4 <-> SLOT4_L3 <-> SLOT4_L3 <-> RTMR22_L4 <-> GPU3_L4
- GPU3_L5 <-> RTMR22_L5 <-> SLOT5_L3 <-> SLOT5_L3 <-> RTMR22_L5 <-> GPU3_L5
- GPU3_L6 <-> RTMR22_L6 <-> SLOT6_L3 <-> SLOT6_L3 <-> RTMR22_L6 <-> GPU3_L6
- GPU3_L7 <-> RTMR22_L7 <-> SLOT7_L3 <-> SLOT7_L3 <-> RTMR22_L7 <-> GPU3_L7
- GPU5_L0 <-> RTMR31_L0 <-> SLOT0_L5 <-> SLOT0_L5 <-> RTMR31_L0 <-> GPU5_L0
- GPU5_L1 <-> RTMR31_L1 <-> SLOT1_L5 <-> SLOT1_L5 <-> RTMR31_L1 <-> GPU5_L1
- GPU5_L2 <-> RTMR31_L2 <-> SLOT2_L5 <-> SLOT2_L5 <-> RTMR31_L2 <-> GPU5_L2
- GPU5_L3 <-> RTMR31_L3 <-> SLOT3_L5 <-> SLOT3_L5 <-> RTMR31_L3 <-> GPU5_L3
- GPU5_L4 <-> RTMR31_L4 <-> SLOT4_L5 <-> SLOT4_L5 <-> RTMR31_L4 <-> GPU5_L4
- GPU5_L5 <-> RTMR31_L5 <-> SLOT5_L5 <-> SLOT5_L5 <-> RTMR31_L5 <-> GPU5_L5
- GPU5_L6 <-> RTMR31_L6 <-> SLOT6_L5 <-> SLOT6_L5 <-> RTMR31_L6 <-> GPU5_L6
- GPU5_L7 <-> RTMR31_L7 <-> SLOT7_L5 <-> SLOT7_L5 <-> RTMR31_L7 <-> GPU5_L7
- GPU6_L0 <-> RTMR32_L0 <-> SLOT0_L6 <-> SLOT0_L6 <-> RTMR32_L0 <-> GPU6_L0
- GPU6_L1 <-> RTMR32_L1 <-> SLOT1_L6 <-> SLOT1_L6 <-> RTMR32_L1 <-> GPU6_L1
- GPU6_L2 <-> RTMR32_L2 <-> SLOT2_L6 <-> SLOT2_L6 <-> RTMR32_L2 <-> GPU6_L2
- GPU6_L3 <-> RTMR32_L3 <-> SLOT3_L6 <-> SLOT3_L6 <-> RTMR32_L3 <-> GPU6_L3
- GPU6_L4 <-> RTMR32_L4 <-> SLOT4_L6 <-> SLOT4_L6 <-> RTMR32_L4 <-> GPU6_L4
- GPU6_L5 <-> RTMR32_L5 <-> SLOT5_L6 <-> SLOT5_L6 <-> RTMR32_L5 <-> GPU6_L5
- GPU6_L6 <-> RTMR32_L6 <-> SLOT6_L6 <-> SLOT6_L6 <-> RTMR32_L6 <-> GPU6_L6
- GPU6_L7 <-> RTMR32_L7 <-> SLOT7_L6 <-> SLOT7_L6 <-> RTMR32_L7 <-> GPU6_L7
- GPU1_L0 <-> RTMR41_L0 <-> SLOT0_L1 <-> SLOT0_L1 <-> RTMR41_L0 <-> GPU1_L0
- GPU1_L1 <-> RTMR41_L1 <-> SLOT1_L1 <-> SLOT1_L1 <-> RTMR41_L1 <-> GPU1_L1
- GPU1_L2 <-> RTMR41_L2 <-> SLOT2_L1 <-> SLOT2_L1 <-> RTMR41_L2 <-> GPU1_L2
- GPU1_L3 <-> RTMR41_L3 <-> SLOT3_L1 <-> SLOT3_L1 <-> RTMR41_L3 <-> GPU1_L3
- GPU1_L4 <-> RTMR41_L4 <-> SLOT4_L1 <-> SLOT4_L1 <-> RTMR41_L4 <-> GPU1_L4
- GPU1_L5 <-> RTMR41_L5 <-> SLOT5_L1 <-> SLOT5_L1 <-> RTMR41_L5 <-> GPU1_L5
- GPU1_L6 <-> RTMR41_L6 <-> SLOT6_L1 <-> SLOT6_L1 <-> RTMR41_L6 <-> GPU1_L6
- GPU1_L7 <-> RTMR41_L7 <-> SLOT7_L1 <-> SLOT7_L1 <-> RTMR41_L7 <-> GPU1_L7
- GPU2_L0 <-> RTMR42_L0 <-> SLOT0_L2 <-> SLOT0_L2 <-> RTMR42_L0 <-> GPU2_L0
- GPU2_L1 <-> RTMR42_L1 <-> SLOT1_L2 <-> SLOT1_L2 <-> RTMR42_L1 <-> GPU2_L1
- GPU2_L2 <-> RTMR42_L2 <-> SLOT2_L2 <-> SLOT2_L2 <-> RTMR42_L2 <-> GPU2_L2
- GPU2_L3 <-> RTMR42_L3 <-> SLOT3_L2 <-> SLOT3_L2 <-> RTMR42_L3 <-> GPU2_L3
- GPU2_L4 <-> RTMR42_L4 <-> SLOT4_L2 <-> SLOT4_L2 <-> RTMR42_L4 <-> GPU2_L4
- GPU2_L5 <-> RTMR42_L5 <-> SLOT5_L2 <-> SLOT5_L2 <-> RTMR42_L5 <-> GPU2_L5
- GPU2_L6 <-> RTMR42_L6 <-> SLOT6_L2 <-> SLOT6_L2 <-> RTMR42_L6 <-> GPU2_L6
- GPU2_L7 <-> RTMR42_L7 <-> SLOT7_L2 <-> SLOT7_L2 <-> RTMR42_L7 <-> GPU2_L7
- route_name: onetb
links:
- GPU4_L0 <-> RTMR11_L0 <-> SLOT0_L4 <-> SLOT0_L4 <-> RTMR11_L0 <-> GPU4_L0
- GPU4_L1 <-> RTMR11_L1 <-> SLOT1_L4 <-> SLOT1_L4 <-> RTMR11_L1 <-> GPU4_L1
- GPU4_L2 <-> RTMR11_L2 <-> SLOT2_L4 <-> SLOT2_L4 <-> RTMR11_L2 <-> GPU4_L2
- GPU4_L3 <-> RTMR11_L3 <-> SLOT3_L4 <-> SLOT3_L4 <-> RTMR11_L3 <-> GPU4_L3
- GPU4_L4 <-> RTMR11_L4 <-> SLOT4_L4 <-> SLOT4_L4 <-> RTMR11_L4 <-> GPU4_L4
- GPU4_L5 <-> RTMR11_L5 <-> SLOT5_L4 <-> SLOT5_L4 <-> RTMR11_L5 <-> GPU4_L5
- GPU4_L6 <-> RTMR11_L6 <-> SLOT6_L4 <-> SLOT6_L4 <-> RTMR11_L6 <-> GPU4_L6
- GPU4_L7 <-> RTMR11_L7 <-> SLOT7_L4 <-> SLOT7_L4 <-> RTMR11_L7 <-> GPU4_L7
- GPU7_L0 <-> RTMR12_L0 <-> SLOT0_L7 <-> SLOT0_L7 <-> RTMR12_L0 <-> GPU7_L0
- GPU7_L1 <-> RTMR12_L1 <-> SLOT1_L7 <-> SLOT1_L7 <-> RTMR12_L1 <-> GPU7_L1
- GPU7_L2 <-> RTMR12_L2 <-> SLOT2_L7 <-> SLOT2_L7 <-> RTMR12_L2 <-> GPU7_L2
- GPU7_L3 <-> RTMR12_L3 <-> SLOT3_L7 <-> SLOT3_L7 <-> RTMR12_L3 <-> GPU7_L3
- GPU7_L4 <-> RTMR12_L4 <-> SLOT4_L7 <-> SLOT4_L7 <-> RTMR12_L4 <-> GPU7_L4
- GPU7_L5 <-> RTMR12_L5 <-> SLOT5_L7 <-> SLOT5_L7 <-> RTMR12_L5 <-> GPU7_L5
- GPU7_L6 <-> RTMR12_L6 <-> SLOT6_L7 <-> SLOT6_L7 <-> RTMR12_L6 <-> GPU7_L6
- GPU7_L7 <-> RTMR12_L7 <-> SLOT7_L7 <-> SLOT7_L7 <-> RTMR12_L7 <-> GPU7_L7
- GPU0_L0 <-> RTMR21_L0 <-> SLOT0_L0 <-> SLOT0_L0 <-> RTMR21_L0 <-> GPU0_L0
- GPU0_L1 <-> RTMR21_L1 <-> SLOT1_L0 <-> SLOT1_L0 <-> RTMR21_L1 <-> GPU0_L1
- GPU0_L2 <-> RTMR21_L2 <-> SLOT2_L0 <-> SLOT2_L0 <-> RTMR21_L2 <-> GPU0_L2
- GPU0_L3 <-> RTMR21_L3 <-> SLOT3_L0 <-> SLOT3_L0 <-> RTMR21_L3 <-> GPU0_L3
- GPU0_L4 <-> RTMR21_L4 <-> SLOT4_L0 <-> SLOT4_L0 <-> RTMR21_L4 <-> GPU0_L4
- GPU0_L5 <-> RTMR21_L5 <-> SLOT5_L0 <-> SLOT5_L0 <-> RTMR21_L5 <-> GPU0_L5
- GPU0_L6 <-> RTMR21_L6 <-> SLOT6_L0 <-> SLOT6_L0 <-> RTMR21_L6 <-> GPU0_L6
- GPU0_L7 <-> RTMR21_L7 <-> SLOT7_L0 <-> SLOT7_L0 <-> RTMR21_L7 <-> GPU0_L7
- GPU3_L0 <-> RTMR22_L0 <-> SLOT0_L3 <-> SLOT0_L3 <-> RTMR22_L0 <-> GPU3_L0
- GPU3_L1 <-> RTMR22_L1 <-> SLOT1_L3 <-> SLOT1_L3 <-> RTMR22_L1 <-> GPU3_L1
- GPU3_L2 <-> RTMR22_L2 <-> SLOT2_L3 <-> SLOT2_L3 <-> RTMR22_L2 <-> GPU3_L2
- GPU3_L3 <-> RTMR22_L3 <-> SLOT3_L3 <-> SLOT3_L3 <-> RTMR22_L3 <-> GPU3_L3
- GPU3_L4 <-> RTMR22_L4 <-> SLOT4_L3 <-> SLOT4_L3 <-> RTMR22_L4 <-> GPU3_L4
- GPU3_L5 <-> RTMR22_L5 <-> SLOT5_L3 <-> SLOT5_L3 <-> RTMR22_L5 <-> GPU3_L5
- GPU3_L6 <-> RTMR22_L6 <-> SLOT6_L3 <-> SLOT6_L3 <-> RTMR22_L6 <-> GPU3_L6
- GPU3_L7 <-> RTMR22_L7 <-> SLOT7_L3 <-> SLOT7_L3 <-> RTMR22_L7 <-> GPU3_L7
- GPU5_L0 <-> RTMR31_L0 <-> SLOT0_L5 <-> SLOT0_L5 <-> RTMR31_L0 <-> GPU5_L0
- GPU5_L1 <-> RTMR31_L1 <-> SLOT1_L5 <-> SLOT1_L5 <-> RTMR31_L1 <-> GPU5_L1
- GPU5_L2 <-> RTMR31_L2 <-> SLOT2_L5 <-> SLOT2_L5 <-> RTMR31_L2 <-> GPU5_L2
- GPU5_L3 <-> RTMR31_L3 <-> SLOT3_L5 <-> SLOT3_L5 <-> RTMR31_L3 <-> GPU5_L3
- GPU5_L4 <-> RTMR31_L4 <-> SLOT4_L5 <-> SLOT4_L5 <-> RTMR31_L4 <-> GPU5_L4
- GPU5_L5 <-> RTMR31_L5 <-> SLOT5_L5 <-> SLOT5_L5 <-> RTMR31_L5 <-> GPU5_L5
- GPU5_L6 <-> RTMR31_L6 <-> SLOT6_L5 <-> SLOT6_L5 <-> RTMR31_L6 <-> GPU5_L6
- GPU5_L7 <-> RTMR31_L7 <-> SLOT7_L5 <-> SLOT7_L5 <-> RTMR31_L7 <-> GPU5_L7
- GPU6_L0 <-> RTMR32_L0 <-> SLOT0_L6 <-> SLOT0_L6 <-> RTMR32_L0 <-> GPU6_L0
- GPU6_L1 <-> RTMR32_L1 <-> SLOT1_L6 <-> SLOT1_L6 <-> RTMR32_L1 <-> GPU6_L1
- GPU6_L2 <-> RTMR32_L2 <-> SLOT2_L6 <-> SLOT2_L6 <-> RTMR32_L2 <-> GPU6_L2
- GPU6_L3 <-> RTMR32_L3 <-> SLOT3_L6 <-> SLOT3_L6 <-> RTMR32_L3 <-> GPU6_L3
- GPU6_L4 <-> RTMR32_L4 <-> SLOT4_L6 <-> SLOT4_L6 <-> RTMR32_L4 <-> GPU6_L4
- GPU6_L5 <-> RTMR32_L5 <-> SLOT5_L6 <-> SLOT5_L6 <-> RTMR32_L5 <-> GPU6_L5
- GPU6_L6 <-> RTMR32_L6 <-> SLOT6_L6 <-> SLOT6_L6 <-> RTMR32_L6 <-> GPU6_L6
- GPU6_L7 <-> RTMR32_L7 <-> SLOT7_L6 <-> SLOT7_L6 <-> RTMR32_L7 <-> GPU6_L7
- GPU1_L0 <-> RTMR41_L0 <-> SLOT0_L1 <-> SLOT0_L1 <-> RTMR41_L0 <-> GPU1_L0
- GPU1_L1 <-> RTMR41_L1 <-> SLOT1_L1 <-> SLOT1_L1 <-> RTMR41_L1 <-> GPU1_L1
- GPU1_L2 <-> RTMR41_L2 <-> SLOT2_L1 <-> SLOT2_L1 <-> RTMR41_L2 <-> GPU1_L2
- GPU1_L3 <-> RTMR41_L3 <-> SLOT3_L1 <-> SLOT3_L1 <-> RTMR41_L3 <-> GPU1_L3
- GPU1_L4 <-> RTMR41_L4 <-> SLOT4_L1 <-> SLOT4_L1 <-> RTMR41_L4 <-> GPU1_L4
- GPU1_L5 <-> RTMR41_L5 <-> SLOT5_L1 <-> SLOT5_L1 <-> RTMR41_L5 <-> GPU1_L5
- GPU1_L6 <-> RTMR41_L6 <-> SLOT6_L1 <-> SLOT6_L1 <-> RTMR41_L6 <-> GPU1_L6
- GPU1_L7 <-> RTMR41_L7 <-> SLOT7_L1 <-> SLOT7_L1 <-> RTMR41_L7 <-> GPU1_L7
- GPU2_L0 <-> RTMR42_L0 <-> SLOT0_L2 <-> SLOT0_L2 <-> RTMR42_L0 <-> GPU2_L0
- GPU2_L1 <-> RTMR42_L1 <-> SLOT1_L2 <-> SLOT1_L2 <-> RTMR42_L1 <-> GPU2_L1
- GPU2_L2 <-> RTMR42_L2 <-> SLOT2_L2 <-> SLOT2_L2 <-> RTMR42_L2 <-> GPU2_L2
- GPU2_L3 <-> RTMR42_L3 <-> SLOT3_L2 <-> SLOT3_L2 <-> RTMR42_L3 <-> GPU2_L3
- GPU2_L4 <-> RTMR42_L4 <-> SLOT4_L2 <-> SLOT4_L2 <-> RTMR42_L4 <-> GPU2_L4
- GPU2_L5 <-> RTMR42_L5 <-> SLOT5_L2 <-> SLOT5_L2 <-> RTMR42_L5 <-> GPU2_L5
- GPU2_L6 <-> RTMR42_L6 <-> SLOT6_L2 <-> SLOT6_L2 <-> RTMR42_L6 <-> GPU2_L6
- GPU2_L7 <-> RTMR42_L7 <-> SLOT7_L2 <-> SLOT7_L2 <-> RTMR42_L7 <-> GPU2_L7
Write Preview
Loading…
Cancel
Save